=========================================== PUT VCO & 改良型 KORG PUT VCOの動作 =========================================== * transistor 2個で構成した PUTによるVCO 　* A アノード --- Q1(PNP)のエミッタ 　* K カソード ---Q2(NPN)のエミッタ 　* G ゲート ---- Q1 コレクタ & Q2 ベース 上図は Tr 2個のSCR接続(*1)を利用して VCOを構成したものです。　KORGのVCO回路から diodeとdiode接続のTrを除いた形です。　 ONする電圧(閾値)は上図では約 Vcc(電源電圧)の1/2です。 上図ではgate端子の電圧は固定して常に与えておく形になっています。　単純なPUT(SCR)回路においてはgate端子に電圧を一度印加すれば、gate端子の電圧を取ってもONしっぱなしになってしまい OFFさせるためには電源供給を cutするしかありません。 これでは発振器には使えないので、発振器として使うためにはgateを固定してK(カソード)の電圧によって Tr2のON/OFFができるようにします。 *1: PUTとSCRの等価回路は同一で電極の引き出し方、使用法が異なる * 発振動作 * * 電圧変化の図 (周期波形) 橙: Vcap:　..... capacitor電圧 /カソード端子電圧 / 出力電圧 水: Vth 閾値..... ゲート電圧 （Vcap > Vth でPUT OFF ) 緑: Vbc 共通 B-C間電圧　.... (全PN接合が順バイアスになるとPUTがON。上図参照) 白: Vbe1　......(Q1はcutoffしない。上図参照) 黄: Vbe2　......(Q2が主導的に動く) 0:　PUT OFF時 capacitorは定電流源により下方向に充電され続けている。 (capacitor両端子とも Vccで完全放電)　このためVcap電位は序所に低下します。　同時にA-K間に印加される電圧は上昇しますが、Q2のC-E間はオープン状態なのでA-K間には直接的には電圧はかかっていません。 しかしQ2のB-E間には電圧がかかっていますのでVcapがVthを下回りVbe2が正電圧になればQ2は序所に活性化していきます。 * Q2 B-E間はQ1 C-E間が開放でも電圧がかる経路がある。 * Q1 B-E間にはQ2 C-E間が開放で本来電圧がかかる経路がないが電圧がかかっている。 1:　PUT ON直後 Q2 ONで PUTがON(A-K間の導通)。　capacitorが急速放電（両端子Vccで充電0となる）されるのでVcapが急上昇します。 　A: Vcc -- Q1 E -- B -- Q2 C - E の経路を通して放電 　B: Vcc -- Q1 E -- C -- Q2 B - Eの経路を通して放電 　C: Vcc -- Q1 E =- C -- R -- GND 　Q2 B-E間抵抗とRの比で分流するが、放電電流 　　 はQ2 B-E間に流れ、 Rに流れる電流は固定電流となる。 同時にVce1が急低下する(飽和している)ので結果Vthレベルも上昇しこの時点で Q2はOFFせず(Vb >> Ve)　ON状態であり放電が続きます。（ Q2には大きな電流が流れているので Vbe2だけVthの方がVcapより高い。） * Q2がONすればQ2 C-E間が貫通 Q1 B-E間にも電圧が外部からかかるのでQ1もON。Q1 C-E間も貫通するのでVce1は小さな値となる。 * PUTがONすれば3っのPN接合がすべて順バイアスになる。 2:　PUT OFF付近 capacitorが放電するとともに放電電流が急低下しこれは同時にQ1,Q2に流れる電流も低下することなので各Vbeは低下、またVcapの増加によってQ1, Q2 Vbeに印加される電圧も低下していることになるため、しばらくすると Q2 がOFFし 定電流源によるcapacitorの再充電が開始され、Vthレベルも Rに電流が流れにくくなるので元のレベルに戻っていきます。　充電により、Vcapは低下して再度 Q2がONできるVbeまでくると再度 PUT ONとなります。 *:Vth電位の増加はQ1が飽和してVceが0に近くなっているからです。当然飽和が解消すればIc1は最小になるのでRに流れる電流は上部の抵抗経由になります。 *:Vcap電位は電流の積分値で上昇しますがあるところまでいくと停滞します。　またVthは上記のようにQ1の飽和が解消されない限り低下せず両者の差がQ2 VbeですのでVthが低下することが Q2がOFFする条件となります。 * 実際は Q2がOFFする前に capacotorの再充電が始まります。 大雑把な動作は上記のようになりますが、過渡現象を扱う回路ですので詳しく見ていく と動作はたいへん複雑なものとなります。　 上図からQ1は Q2がOFFしても完全にOFFすることはなくある程度のVbe値を 示しています。　Q2はOFFしていますので Q2のOFF区間、Q1のIb1は Q2の逆方向飽和電流 として Q2の C-B間を流れているのでしょう。 capacitorが充電されていくということはcapacitorの両端子間電圧が上昇すること でありそれはPUTに印加される電圧Vakが上昇するということです。　しかし Q2がOFFの間はA-K間は切断されているわけですが実際は Q2のベースに電圧が印加されています。 印加電圧増加に伴ってQ2のVbeは増加して Q2がONすると大きな電流が流れるわけですがそれは両transistorのC-E間が貫通するということすなわちそれは3っ目のPN junctionとしての Q1 C & Q2 B (P) 、 Q1 B & Q2 C (N)が　順バイアスされるということです。 このPUT発振器を実用的な VCOとして使用するに際してはいくつかの問題があります。 *1:　閾値(Vth)の温度補償(温度安定度)がされていない *2:　過剰にQ1、Q2のVbeがオーバードライブされてしまう。 *3:　過剰に Q1、Q2が飽和してしまうのでOFFが遅い。 *4:　B-C間を両Tr.で共有するため飽和の終了が両者で同じタイミング Tr.の SW動作においてはTr. OFF時余剰キャリアの排出現象が生じる。　 この回路においては Q1とQ2の余剰キャリアの排出がほぼ同時に起こり排出方向が逆なのでOFFに向かうフェーズで電流の振動現象がおこり OFFを遅らす要因となる。 本質的な問題は Q1とQ2が機能分離されていないことです。　すなわちコンパレータはQ2が主体ではありますがQ1も関係してきますし、Q1はcapacitorに放電電流を流すSWですが電流経路にQ2が入ってしまいます。　これが回路動作をとても複雑にしてしまいます。 PUTの負性抵抗とは？ *サイリスタ構造

* 詳細 このTr PUTの動作を簡単に説明するなら、 PUTがONにいたる経緯は3っのPN接合が順バイアスされることすなわち、 2っのTrが飽和動作すること、PUTがOFFにいたる経緯は 2っのTrの飽和状態が解消されることです。　ですから通常の Tr SWと同じく、いかに飽和状態を早くぬけるかまた過剰に飽和されないことがPUTの SW speedを早めるかぎになります。 PUT ONにいたるフェーズは正帰還が働き過剰オーバードライブがかかるので一瞬に大電流が流れ高速ですがこれが PUT OFFには逆に災いしてしまいます。 PUTを利用した発振器において、PUT SWのOFFするタイミング (Q2 Vbeが逆バイアスされる付近)がイコール capacitorの再充電開始位置でなく、Icap=0となり Ie2すべてが定電流源を駆動している時点からIe2が序々にへって、capacitorから電流が定電流源に流れ始め、この2電流がクロスフェードして定電流源への電流供給がIcapのみになった時点が本当のSW OFFタイミングです。 上述のように2っのトランジスタが飽和しているわけですから余剰キャリアが存在しているわけでOFFに向かうタイミングでそれが排出されるわけですが、その方向は通常の流れと反対になるわけです。　ここでOFFするトランジスタがQ1とQ2の二つあるため流れが複雑になり、電流は減衰しながら振動するのが特徴であり振動が続くとOFFにいたる時間が長くなってしまいます。 2っのトランジスタの接続方法により　PUT ONはあるタイミングを境に正帰還的に動作が進行、 PUT OFFに対してもあるタイミングを境に正帰還的に動作が進行するのもディスクリートVCOならではの特徴でしょうか。 より詳しく考えてみます。　回路はより単純な下記のものを使用します。 diode接続のtransistorは閾値の温度補償用。　またVthは抵抗分割ではありません。　これもX911やTB303のVCO等で採用されている形です。　閾値電圧は任意に選べませんが単純化できます。　閾値電圧は Q2 OFF後もdiode接続されたtransistorに電流が少し流れているので0.5V程度となります。　Q3のコレクタが閾値電圧 Vth。 Rに流れている電流は6uA程度。 上記の回路や先の回路に対してQ1のコレクタとQ2のベース間に diodeを付加した回路が KORGの改良版PUT VCOです。　このdiode付きPUT VCOは 1977年のKORG PS3000シリーズから採用されており、下記のタイプの回路はX911が1980年に採用しています。　これに遅れること2年ROLANDがTB303のVCOで同様の回路を採用しています。 このdiode付きPUT回路はKORGの専売特許的な回路ですが、なぜROLANDが後年採用したのか謎が残ります。　ちなみにKORGは1981年のPoly6以降この回路を採用していません(*) 世の中ではTB303がとても有名になったのでこのVCOのことをTB VCOなどと呼ぶ人がいますが個人的にはとても違和感を感じます。 *: 勘違いしていました。 1982年発表のTrident MKIIで採用しています。 　Mono/POLY以外のKORGのVCOsynthは全てPUT VCOでした。 * PUT ON付近の電圧特性 * * Vth、 Vcap Q2のON/OFFがPUTのON/OFFに影響を与えます。　 Vth - VcapがVbe2となります。　VthはPUT ONするまで閾値として一定値、PUT ONで急上昇しPUT OFFで急降下し定位置(閾値)に復帰します。 Vcapはcapacitorが定電流充電されるに従って低下していきPUT ONでVcc近くまで上昇、PUT OFFで再度定電流充電が始まり低下していきます。 　 * 実際はQ2 OFF以前に再充電は始まっている。 　 * VthはPUT OFFでも0Vより大きいのでRには電流が流れている。 　 * Vthが変動することで(ヒステリシスを持つ)安定して放電が行われるということ。 　 * PUTONからcapacitorの再充電開始が1.5uSくらい。 　 * Vth > VcapからVthとVcapが同電圧になるタイミング（Q2 OFF）が3usくらい。 Q2のVbe2が高くQ2のONを保持しているということは Vth > Vcapであり電位差がQ2をONさせるのたりる電圧であるということです。　 Vthは Q1のVceが急低下することで急上昇し Vccよりすこし小さい値でいったんおちつきます。　Vth電位は Vcap+Q2 Vbe2でもあるためこの両電位はVthを押し上げている形にも見えます。 Vbe2の変化は上昇、ピークから急下降に向かいます。　Vcapは上昇、ピークとなり Q2が OFFすれば定電流充電が始まるのでコンスタントに低下していきます。 VthはQ2がONの状態では　Vcap+Vbe2ですが Q2がOFFすれば Q2から切り離されますので独自の変化をたどります。　Vcapは再充電が始まらなければ低下しませんし、急速に低下するものでもないのでVthを下げる要素の主体はQ1のVceの変化を反映します。　Q1のvceはQ1のVbe1に依存しますしこれは Q2の VceすなわちQ2のVbeに依存しますしそれはVthとVcapの差を反映するという正帰還構造になっています。 ・電圧の伝わり方 Q1のベースがQ2のコレクタにつながり、Q2のベースがQ1のコレクタにつながり、各エミッタには外部から電圧がつながるという相互関係の強い接続になっています。(相手の出力が相手の入力に影響を及ぼすということではFFなどとも似ている) PUT OFF時、Q1 ベースは Q2のC-E間がオープン状態なので単純に考えれば浮いた状態で電流は流れないと考えれば Vb1=Vccかと思うが実際はそうではない。　Q2の逆方向電流があるため Q2がONしていなくともQ1エミッタ--コレクタ、Q2 コレクタ -- Q2 ベース , Q3 ベースに向かう経路が存在するため電位が発生しておりVbe1がある程度の値を持つ。　 この為Ic1が多少発生している為Q3を通ってRに流れる電流がわずかにあり Q2のベースは電位が発生している。 となれば単純にはVcapの値の低下により Vbe2が上昇すれば Q2をONできるということになる。　アナログ回路なので2値的にON/OFFするわけではないので序所にVbe2は上昇しあるポイントで反応が急激に変化する。　お互いのtransistorの C-E間 B-E間が直列接続の構造となっているためVbeの上昇で相手のC-E間抵抗が低下すれば相手のB-E間に印加される電圧が増えるという構造でVbeが増えればもう一組のC-E間抵抗が低下するので相手のVbeが増えるという正帰還構造となっている。　さらにIc1はRにも流れるわけだからQ2のベース電位はある時点から指数的に上昇するのは明白である。 これはPUTがOFFする時も同様の正帰還ループが発生するということであろう。　すなわち Vbeが低下してC-E間抵抗が上がりB-E間に印加される電圧がより低下するというループが生じるという。 詳細 上の説明ではQ1、Q2のON直後C-E間抵抗が低下するのでVbeの増加に拍車がかかるというように説明した。電圧変化のグラフを見るとそのように見えるし普通のTr. SWにおいては飽和することによってC-E間はON状態になるのだがこの場合時間軸をより拡大してみるとちよっと違うようである。 * Vak/Vcap/Vth/Vbe1/Vbe2/Vce2の変化 まずPUTのA-K間に印加される電圧VakはPUT ONで最大の約Vccで以降低下していく。　これはVcapが最低値から上昇するためである。 VakがMAX時両Vbe値は最低でVakが低下するにしたがってVbeは上昇している。　これはどのような反応なのか。　さらにVbeがピークを迎えて低下していく際には　Vakの低下に追従してVbeが変化し低下していく。 すなわちVbeが急上昇しピークを迎える区間では外部印加電圧のVakがQ1、Q2のB-E間にはダイレクトに印加されているわけではないということ。　この回路はTr.のB-E間に直列に相手のTr.のC-E間が入る形になってC-E間がB-E間にかかる電圧(電流)を制限する構造になっているように見えるのでPUT ON直後は各C-E間の抵抗はB-E間抵抗に較べて高抵抗ということになる。C−E間の抵抗が低下すればVakが低下しても実質B-E間に印加される電圧は上昇する。 またPUTのA-K間を単純なON/OFFSWとしてみればCap.に溜まった電界をSW ONで単純に放電する動作なので大きな電流が一瞬ながれあとはピークアウトして減衰して0になる動作。　当然電流0で放電終了でCap.の2点間の電位差は0でありVcapは放電電流の積分値でありVak=Vcc-Vcap。 飽和によりC-E間抵抗が低下するとすればQ1、Q2が飽和するのは両Vbeがピークアウトした 後のタイミングとなりVbeが急上昇する際にはまだ飽和していない。飽和がおきるとQ1のベースとQ2のベースに対して印加電圧がほぼダイレクトにかかるというか仲介している抵抗成分が最小になる。この時Vcapはかなり上昇しているのでこれ以上　Vb1は下降できない状態。　すなわち外部印加電圧(Vak)はVbeを下げる方向に動いている。　このタイミングでVbc>0の飽和。　飽和はVbeの上昇を助長するというよりはむしろSWOFFに向うフェーズを助長する要素に見えてしまう。 実際は正帰還ループとC-E間抵抗の低下がVbeの上昇をもたらすようなのだが外部印加電圧が下がる方向に動いているのにVbeが上昇するという反応はトリッキーである。 少しわかりにくいのはこの回路ではCap.の片方の端子がVccにつながっているのでVcapが大きくなるほどCap.の電荷が放電された状態になりVakが0に近づくこと。またQ1はPNP Tr.であること。　このためVb1の低下はVbe1の上昇。　飽和状態に入っていれVcapが上昇すればVb1は上昇すなわち低下してVbe1が低下する必然となる。　これは別方向から見れば印加電圧であるVakが低下するのだからVbe1、Vbe2は低下しなければならない当然の結果であるがなんだかトリッキーにも見えてしまう。(下図) * Vb1(赤)が低下してVbe1が増加するが飽和するタイミングでは * Vcapが上昇しているためVb1はVcapに追従せざるおえない * なぜならばVcapは外部印加電圧のカソード端子電圧だから * よって図のようにVb1が上昇しVbe1が低下に向う。 * Vbe1とVakの関係はVb1とVcapとの関係と変化方向が違うだけで同じイメージ。 *　飽和（Vbc>0)と各電圧の関係 * Vbc:緑/Vak:白/Vcap:水/Vth:桃/Vbe1/Vbe2:橙 実際、この回路では ON/OFFSWの間に両Tr.の B-E間 + C-E間が存在するので電流放電動作と同時進行でVbeとVceの電圧変化のつじつまが合うように動くということ。　また放電経路に抵抗成分があるから放電電流のピーク値は有限の値となる。 PUT回路でIcの大きさを決めているのは各Tr.のVbeの値なのでB-E間に印加される電圧で決まることになり飽和以前は活性領域の定電流動作でIcが発生しているのかとおもいきやQ1、Q2の共通のB-C間電位Vbcがプラスの飽和領域に達する以前にhfeは正常数値を逸脱しているのですでにPUT ONで飽和状態が開始されているのでしょう。 * Ib2(Ic1) >> Ib1(Ic2) ピークでIc1はIc2の20倍近くある。　Q1についていえばhfe=20になるがQ2についてはベース電流とコレクタ電流のサイズが通常のTr.動作とは逆転した状態になっている。Vbc>0になり飽和状態以前に電流比は活性状態の hfeではないわけです。 PUT ONのごく初期段階ではIc1とIc2が同等量に近いの時間も存在しますが時間経過とともに差は増大しています。　Ib2 >> Ib1でもVbeは Vbe1 > Vbe2というのはいかに？。 Ib2が大量に流れるからB-E間抵抗が極端に低くなりVbe2は小さいのか？　Vbe2が小さいからIc2も小さい？ Vbeの差はIcの差を反映しているのか？。 ここらへんの分流比の経緯は謎です。 Cap.の放電電流そのものがTr. SWのON/OFFをコントロールしている形となる。SW ONのきっかけはCap.の充電電圧値(Vcap)の低下とそれに伴うVth（Ic1*R）の急増加であるが。　SWON後のIc1、Ic2の変化はEXPOで増加、ピーク後はEXPOで下降。　よってVbe1,Vbe2の変化はリニアに近い。 Q1 E - C - Q2 B-E 経路 Q2 Vbeに対して　電圧(電流)制限抵抗として Q1の C-E間が機能 Q2の B-E間と Rが並列に配置されている。これはQ2のB-E間抵抗の変化によってRに流れる電流とQ2のIbの分流比が変化するということ。 この経路に印加される一方の電圧(Vak)はVcapなので時間によって変化する。 Q1 B - E - Q2 C-E 経路 Q1 Vbeに対して　電圧(電流)制限抵抗として Q2の C-E間が機能 この経路に印加される電圧(Vak)はVcapなので時間によって変化する。すなわち通常のTr.のSW回路のようにC-E経路に印加される電圧が固定ではないのが特徴。 Vbeの増加からピークまでの区間 Q2は　PUT SW ON/OFFの主体的存在。Q2が活性化していない状態ではVthは動かないがVth > VcapになるとQ2が活性化し始める。　活性化し始めるとVbe2の値に応じてIc2が流れ始める。これは（Vbeが増加する初期の段階では）Q2の定電流作用なのでQ1のVbe1を強制的に上昇させるということになる。 Vbe1が増加の方向にあればIc1が増えIc1が増えるとR*Ic1すなわちQ2のベース電位（Vth)が上りIc1の変化は指数的なのでVthの変化も同様。 増加したIc1,Ic2はCap.に流れ込み（放電）が始まるのでVcap電位は低下、停滞から上昇に転じる。Vbe2が上昇し始める区間ではIc1がVbe1のリニアな変化に対してEXPOなのでVthの変化はEXPO、Vcapも同様の変化だが傾きは　Vthの方が大きいのでその差がVbe2となりVbe2はリニアに近い上昇。Vbe2の増加を受けてIc2が増加してQ1のVbeも増加するがVbe2に較べてVbe1の方が大きい。 Vbe2の増加は上記のVthとVcapの外部印加電圧の関係で表さられるがVcapの値はIc1とIc2が合流したIe2のCap.に流入する電荷の積分値であるという相互関係。　またQ2 Vbe2の増加は相手側のQ1のVbe1の増加を助長しVbe1の増加もVbe2の増加を助長する、さらには両C-E間の電圧(電流)制限抵抗的な働きも相手のVbeの変化が作用しているという3重。4重の関係を満足するように各パラメータが動いてバランスしている関係になっていて大変複雑である。 VbeとIcの関係 Ic2>> Ic1となるが Vbeは Vbe1 > Vbe2となるのでB-E間抵抗はQ2の方が圧倒的に小さく I*Rの結果が Vbe1>Vbe2になるのだろうか。　飽和時の電流配分はよくわからない。やはり難解な回路と言えるのだろうか。 Vbeのピークアウトから最小値に向う区間 Q1、Q2の共通電位 Vbcがプラスとなり順バイアスで飽和となる。　これはQ1Vbeが増加しQ2のVcを低下させかつQ2のVbeが増加しQ1のVcを低下させた結果の反応。 飽和するとC-E間抵抗が下がるのでVcapがQ1のベースにそのままかかるに近い形となりVcapは放電電流の積分値なので増加しているので結果 Vbe1を下げる形で働く。　 Q1 C-E側の経路においては主体は　PNP Tr.なのでVthの増加はQ!のコレクタを上げC-E間電圧を下げQ1を飽和に向わす。　Vbe1が低下するとIc1が減る。Ic1が急激に減るのでQ2のVbe2も同時に低下するがこれはQ2のB-E間抵抗が高くなることでもあるのでIrとIb2の分流比が変化しIb2は急低下するがIrは増加スピードが下がるが増加を続ける。　Q1のC-E間抵抗が下がるので必然的にVth電位は増加する必要があるためIrは増える。　増えるが増加スピードがゆるむのでVcapの上昇変化が優位になりこれがQ2のVbe2を低下させているという関係が成立してバランスする。 * Q1、Q2の Vbeはごく短時間オーバードライブされている。 * 実際にはVbeはここまで大きな値にはならないでしょうが.....。

・PUT OFFに向かう流れ * 全体の電流特性 * * 瞬間的な最大電流が落ち着く付近から、Icap=0となり定電流源による充電が始まり、 さらに Q2がOFFする付近までを以下に示します。 * Ib2=0付近の拡大 * Q1:　IB1、IE1、IC1 Q2:　IB2、IE2、IC2 Rに流れる電流を除く全ての電流が振動。　電流低下で大きな振動がおさまっても小さい振動が長く続く。 Q2 ON直後の大電流の多くはRには流れずQ2に流れ Ie2となってcapacitorと定電流源に流れます。　Rに流れる電流はVbe1が低下してVce1が上昇しない限り一定値で保持されます。（Rに流れる電流よりIc1が十分大きい期間は確保される) * Rに流れる電流 (白) Q2のIe2は急低下しますのでcapacitorの放電電流は低下します。　Vcapは電流の積分値なので、上昇速度は落ちますが確実に上昇します。　Vcapが上昇（Vin=Vakの減少）することは同時にVbe2の減少となり当然Ie2が低下するということになります。 capacitorの放電は本来capacitorの両端子が Vccになるまで続くはずですが放電経路内にQ1、Q2のVbeがあるためVccよりその分小さな値で収束します。　またこのVbe値は放電電流に影響を受け変化しますので、収束すなわちIcap=0となるのはVbeの変化がなくなる時なのでしょうか？。 上図でIb2は急速に低下して0を超えてマイナスになり再度プラスに方向転換し、またマイナスに.....という減衰振動をしながら0に収束します。　このIb2がマイナスになること、振動するということが重要な意味があります。 * 過剰キャリア排出の電流経路 * SW OFF後の過剰キャリアの排出方向は Ibは逆方向、Icは順方向、IeはIbとIcの和となる。　上図ではIbのみを列挙（水、緑）。　過剰キャリアのIc成分は順方向の減衰波形（橙、桃に含まれる）。 電圧源が複数あるわけではないのに(*1)複雑に電流が重畳されており、これが動作をたいへん複雑にしています。　単純PUT VCOでは過剰キャリア排出時の交通整理がうまくいっていません。　上図は 上のグラフの221.5uS付近の電流関係図です。　Ic1はほぼ固定、 Ib1は下降カーブでそれらの通常電流に対してQ1、Q2の過剰キャリアが逆流している図です。　Ib1(Ic2)は3系統の電流が交差しています。 　*1: ベース領域の過剰キャリアがcapacitorの充電電圧のように作用するのでしょう。 この場合Ib2が逆流せず1KのRに流れ込みVth電位が固定なのでかわりにIe1、Ic1が低下すると考えてもよさそうにも思えますが、そうであればIc1の低下はどちらに考えても同じ量ですがIe1はさらに電流慮が落ち込まなければならないのでやはり逆流が正解かと思われます。 * 定電流源に電流を供給する元は？ Q2の Ie2は capacitorに流れると供に外部定電流源にも電流を供給しています。　この定電流源は定電流源ですから常時　Q2出力、もしくはcapactorが電流を供給してあげなくてはいけないという必然が生じます。 すなわち、capacitorがまだ放電状態にある時PUTは capacitorと外部定電流源に対して電流を供給できる状態にあるということです。 　capacitorの放電が止まるということはPUTの電流供給能力が外部定電流源をドライブするのにいっぱいになったということです。 さらにIe2が低下するとそれを補うようにcapacitorから電流が流れだし 定電流源に電流を供給します。　すなわちcapacitorの再充電が開始されるわけです。　この点は非常に重要だと思います。

* KORG 3Tr + diode 構成のVCO KORG VCOの回路を以下に示します。　 Q1 C -- Q2 B間に diodeが入った形になっています。 以下に各種波形を示します。 白: Vbe2 緑: Diode電圧 水: Vbe1 橙: Vak (A - K 間電圧) Q1の C-E間、diode、Q2のB-E間の経路において印加電圧（Vak)はほぼ VdiとVbe2で分割されるため diodeなしに比べてVbe2は小さい。　Vdiが急低下から安定値に復帰する時点(*1)でVbe2は0.3V程度に低下するがまだ完全に cutoffはしていない。　Vbe1に比べて Vbe2は小さくさらにピーク位置が異なる(*2)。 *1:　Q2の過剰キャリア排出が終わると復帰するようである。 *2:　Q1のベース電流のピーク位置がかなり遅れるようです。　Q1のIc1はQ2のIb2の元となるためQ2のIb2、Ie2とピークが同じになりますが Ib1すなわちIc2のピークは遅れます。　これはVbe2が小さいためQ2のC-E間抵抗が大きい期間が長く続くためでしょうか。 Tr.動作としてはIbとIcの同期がとれていない状態となっていますが、飽和状態はトとランジスタ内でダイオードの特性が顕著化する状態だということを考えればおかしいことではないのでしょう。 Ic1のMAX値は diode無しの 1/2程度、またIb1とIc1の対比からも Q1の飽和レベルはQ2に比べて低いことがわかります。 赤: Vcap 黄：Vth カーソル位置で再充電開始。 この時点でまだQ2の Vbe2は0Vにはなっていないが電流の発生はない。　0Vになっていないのでまだ Vth> Vcapであり PUTはまだ完全には　OFFしていない。　しかしQ2はここで飽和状態を脱出する。 Q2の余剰キャリア排出時点での電流関係。 振動が発生していません。　Q2 Ib2はdiodeなし時と同様マイナスになり、Ie2,Ic1も低下し逆にIb1は増加していますが、このスケール上ではIe1の過剰キャリアによる急低下はないように見えます(*1)。　過剰キャリアの排出がこんなに定電流のような排出のされかたには何か原因があるのか？。　新たな疑問が(*2)。 *1: 上図をよく見るとQ2 Ib2がマイナスから0になるタイミングでIe1が急低下しているのが見てとれます。(以下に続く) *2: 当初Q2の過剰キャリアの流れは普通のPUTのようにQ2ベースを逆流してQ1のコレクタに流れ込む物だと思っていましたがどうもそうではないようです。　 diodeにおいても電圧低下を受けて過剰キャリアの排出が行われるものと思われますがその様子は電流関係から明白にはわかりません。　大きな放電電流が流れているさなかにおこなわれているのか。　diode 電圧はQ1、Q2よりも急低下していち早くOFFに向かっているような変化になっています。 と言うことはdiodeは文字通り一方通行なので逆方向電流が流れないので、Q2の過剰キャリアの行き着く先はQ3のTr.を通り R2に流れそれが再度VccからQ1のエミッタ -- ベース　−− Q2のコレクタ を通ってエミッタにおちつくということになります。　これであっても、diodeを逆流したと考えても上記のグラフの変化は同様に成り立つわけですが、diode内は逆流しないのであれば後者が正解と言うことになり、上記グラフのIb2の定電流的な動作もVthを保持するために必要な動作と見れば納得がいきます。 PUT ONから電流がピークを超えた後Ic1の急低下を受けてIb2は低下をたどり、diode電圧も低下、その間もVthはほぼ横ばいながらdiode電圧の低下を受けて少し上昇します。　すなわちIc1の IRとIb2の分流比がQ2のB-E間抵抗増加によりIRよりになっていきます。　Ib2が急低下してもIRは上昇はしますが低下することができないのでIb2が0になってもIc1はIRの値を持っています。 Ib2が0から方向反転してマイナスになり過剰キャリアが排出されIRの担い手がIc1から-Ib2に移行していきます。　その際diodeは実質OFF状態になり本来のIc1はQ1のエミッタを通ってコレクタにいくかわりにベースを通過するようになりIe1=Ib1となる。　このIb1には本来のIb1に加えてQ2の過剰キャリアが重畳(*1)された形になっていてそのキャリアは最後にQ2のエミッタに戻ります。　これは上記のグラフのIe2とIb1の差から明らかです。 -Ib2の過剰キャリアは Vth電圧を保持すべく必要電流量を定電流のように吐き出すので一瞬にしてに蓄積された電荷を使いきってしまい瞬時に0になります。　0になってもこの時間ではまだ Vthは保たれなくてはならないので本来のIc1が復活しそれは diodeを通過するわけですからIc1の電流値に応じてdiode電圧が上昇 diodeが再度ON状態となります。　そしてQ2の B-C間がそれを受けて0となり飽和が解除される(後術)という巧妙な動作となります。 * diodeの動作とQ2の余剰キャリアの排出 PUT ON直後 over driveされた Tr.、diodeは急速にPN接合の電圧が低下していくが、diodeがより早く低下する。　Q1の CE間 - Diode-- Q3 - Rという経路に対しては飽和時、Vce1がほぼ0でdiode電圧変化は唯一激しく変化しその逆変化としてVthは表れる。　すなわちdiode付きのPUTにおいては diode電圧の変化分Vthの立ち上がりが遅れるがこれは特にON/OFF動作に影響するものではない。 diode電圧低下で Vthは上昇するがdiodeやQ2に流れる電流変化（Ib2)に比べればRを流れる電流はあまり変化していないように見える。　R単体で見れば diode電圧分だけ変化はしているので変化していないわけではないが。　すなわち diode電流が Rと Q2のIbに流れる電流比は変化するが R側に流れている電流値自体の変化はIb2に比べれば少ない。 diode OFF近くではdiodeは低電圧になるのと共にIc1の流れが切断されることになるのでRとQ3によってVthが保持されるためにはdiodeがOFFであればこの経路以外からの電流供給が必要になる。 よってQ2からの逆方向電流（余剰キャリアの排出）によってVcc - (Vce1 + Vdi)の電圧を保持しなければならなくなり、かつこのタイミングでは Vce1とdiodeの電圧がほぼ動かない状態にあるので Q3とRで生じる電圧を保持する為には Q2の -Ib2が定電流源のように振舞う必要があるのでしょう。 過剰キャリアがなくなれば - Ib2による電流の供給がなくなるのでR、Q3による電圧降下はなくなりそうになるがそうなればdiodeの両端子間には大きな電圧が加わり diodeが再度 ONする。　そうなるとこの経路にQ1のIc1が再度供給され Q3、Rに電流が流れVth電位はdiodeの電圧が上がった分低下するがVth電位はなくならない。 余剰キャリアの排出を効果的に利用しておりキャリアの排出はQ2の飽和終了を早めかつdiode電圧の発生によってQ2のコレクタ電位はより上昇するという飽和解消には正帰還がかかる動作となる。　Q2のIbとIcの配分も正常値に近づいていく、　さらに進めばIc1も低下してRによる電圧降下も小さくなればVcap > Vthとなり　Q2はOFF、Q1のC-E間電圧も上がりQ1も飽和を抜ける状況となるのでしょう。 緑: Vth 赤: Q1Vce + diode 橙: diode電圧 緑: Q2 Ib cursor位置でdiodeがOFFに向かう。　ここでIb2はマイナス値となり電流値は -6.5mAとなるのでVth電位は （6.5mA * 1KΩ)＋Q3となる。　diodeが再度 ONで Ib2=正方向に微少となる。　Vthはdiode電圧増加分だけ下がるのでRに流れる電流も少し下がる。　この時新経路からの電流関係は Ie1 = 6.133mA Ic1 = 6.131mA Ib1(Ic2) = 2uA Ib2= 6uA Ie2= 8uA Ir =6.13mA となっている。　すなわちIe1の多くはVth電圧を保持すべく 1KのRに流れ込みもはやIb1、Ib2は微少となる。　それ以降、Q2 Vbe2の低下に追従してVthが低下、Rに流れる電流も低下して閾値は元に戻っていく。　capacitorの再充電は Ie2が低下して定電流源の電流値より低下すると定電流源をドライブする主体は capacitorの電荷となる。　このタイミングはVthが急低下して元の値に戻るタイミングよりかなり早い時期。 すなわちcapacitorの再充電開始のタイミングは PUTが定電流源をドライブできなくなった時点であるがQ2のOFFとしてのVbe2の値が0に急速に近づくのはVthの急低下なのでIc1の電流供給が極端に低下した時点となりこのIc1の元はcapacitorにチャージされた電荷の残りしだいとなる。　当然 Q1、Q2はOFFに向かっている最中なのでQ2のB-E間抵抗 >> R になっているのでほとんどIc1はRに流れることになる。 Q2がOFFしさらにcapacitorの再充電によって Vbe2が逆バイアスになってC-E間がオープン状態になってもQ1のVbe1はある程度の電圧(0.5V程度)を保持しておりIc1は急低下するもRの経路流れており Rの電圧降下が0にならないことからIb1の流れる経路があり（Q2の C - B間。逆方向飽和電流？)Ic1は0にはならず微少電流が一定値流れている。　この電流の元はもはやcapacitorの電荷でなく電源+Vccとなる。　capacitorの電荷は定電流源を介して GNDに戻り電源を通過して+Vcc側の端子に移動し序所にcapacitorは充電されていくので Q2のエミッタ電位はリニアに下降していく。 * diode無し時の Ib2とIRの関係 diodeによって逆方向電流を抑止した結果、Q1はまだ飽和が解除されていないのでVceはほぼ0でなければならないのでVthが保持される必然からこのような反応が生まれます。　diodeがない場合 Q2のベースとQ1のコレクタは直結の為Ib2の逆流の影響はIc1には出るもののIRが変化しないため Vthに影響が無くQ2のコレクタ -- ベース間の逆流が成立し、過剰キャリアの強制排除的反応にはなりません。(上図) 上図と前のdiode付きPUTの電流グラフを見ると過剰キャリアの排出量の差がわかります。　上図ではMAX 0.6mA程度diode付きは6mA以上です。 *1: Ie1のIc1成分が過剰キャリアの排出電流そのもの。 . * Q2余剰キャリア排出終了以降の電流変化 Q1の余剰キャリアの排出タイミングは上図を見るとQ2の余剰キャリアの排出が終了するタイミングと同時に開始され一瞬で終了することがわかります、　これはQ2の逆方向電流が無くなる少し前に間髪をいれずにQ1の逆方向電流が流れ一瞬で終了する形です。 * Q1の余剰キャリア排出タイミング拡大 さらに細かく見ていくと上図のようにQ2の過剰キャリア排出終了直前にIe1が一瞬低下して復帰します。　これはこのタイミングでIc1が復帰するのを受けての反応でしょう。　Rをドライブする主体がIb2からIc1に変わるためVthを保持するためにはこれ以上Ie1が下がるわけにはいかないので 早々にQ1の過剰キャリアの排出が終了してしまうように見える。　そのためかQ1のVbeはまだある程度の値を保持している。　Ib1は順当に低下してQ1の hFEが正常化していくのがわかります。 この過程で Q2のIc2(=Ib1)もなくなりますので Q2は B-E間が diodeとしてのみ機能している状態になります。　Ie2はQ1の過剰キャリアの排出を受けてIe1の変化に同期してマイナスに低下しIb2のマイナス電流が低下とともにこちらも0になりこのようなみごとな交通整理が行われています。 Ib1が0になる地点で定電流源は capacitor電流によってドライブされているように上図はなっています。 * KORG PUT VCOにおける過剰キャリア排出の電流経路 Q2の過剰キャリアが収束する付近 Ib2がマイナスの停滞期から0に向かって上昇するさまはあたかもコンパレータがONからOFFに向かう過程のように見え、事実この電流変化が diode電圧の復帰に関与してdiodeがONしてQ2のB-C間電圧を順バイアスから0に持っていく元となりQ2の飽和が解除される。 Q2の飽和が解除してもQ1はまだ飽和のままで Ic1はR2=1Kに対して電流を供給しているため閾値は保持されています。　Q1のIb1は微少電流が流れていてQ2のコレクタ -- Q2のベース経由で電流が流れます。　Q1の飽和解除はcapacitorの定電流充電を受けてエミッタ電位の低下を受けて Q1の Vbcが低下することによって生じます。 Ib1が1uAに対してIc1が6mAと差が大きすぎるのが奇妙です。　Vthを保持するにはこれだけの電流値が必要なのはわかりますがIbとIcの対応がなぞです?。 Q1の飽和の解除はこのタイミングからかなりはなれた1.5usくらい後になります。　そのことを考えるとこの時点で排出は完全に終了していないのかとも思います。　これ以降のタイミングでわずかな量でIe2が逆流する区間が存在するのでそれが過剰キャリアの残りの排出なのでしょうか。 　どちらにせよそれがcapacitorの再充電開始タイミングに影響を及ぼすことはありません。 * KORG VCO と PUTの比較 * diodeなし PUTの電流特性 * * KORG VCOの電流特性 * * 余剰キャリアの排出タイミングの違い (横方向のマス目のスケールはほぼ同じ) 両者の違いは、余剰キャリアの排出における逆電流カーブの急激さが主でこの際の電流値もおおきいです。　さらにはKORG VCOはdiodeなしのPUTのような減衰振動がなく1回の逆方向電流でで余剰キャリアの排出が終了し(1Tr. SWの反応のように)、即座にcapacitorの定電流充電が始まるように見えます。 Q2のピークとdiodeのピークはほぼ同じタイミングですが、Q1のピークはさらに後なので余剰キャリアの排出方向による干渉が無いことが電流が振動しないことになるのでしょうか。 diodeが中間に入っていることでQ2が過剰キャリアを排出するタイミングでdiodeが事実上OFFしてしまうので過剰キャリアの排出方向が通常のPUTと異なります。　さらにこの場合過剰キャリア自身が Vthを保持しなければならなくなるため上記のように通常のPUTより過剰キャリアの排出量が多くなるため短時間でキャリアが放電されます。 シミュレーションによると normal PUT * capacitorの再充電開始が1.5uSくらい。 * Q2 OFFが3usくらい。 KORG diode付きPUT * capacitorの再充電開始が0.7uSくらい。 * Q2 OFFが2usくらい。 * Tr.は2SC1815と2SA1015のモデル時 diodeの代わりに抵抗をつけたらどうなるか 初期のKORG PUT VCOは diodeの付いている位置に 30Ω程度の抵抗が代わりについています。　 この抵抗によっても Q2のVbeにかかる電圧が低減でき Q2のVbeのピークがQ1のVbeとかぶらない、またIb1とIb2のピーク位置がかぶらないさらには各Tr.のVbcが独立しているというように diodeを追加した回路と同様な効果は得られるものの再定電流充電が開始される時間はnormalの PUTとほとんど変わらない結果になってします。 　やはりdiodeを付加することに意味がありそうです。 * Vbe1、Vbe2と R=33Ωにかかる電圧 Vbe2は小さくなっていますが33Ωにかかる電圧が大きい。　これは33ΩでもQ2のB-E間微分抵抗の何倍も大きい値ということになります。　Rにかかる電圧はおおよそIb2 * 33Ωです。 * Ib1、Ib2とIc1(Rを流れる電流) Ib1のピークとIb2のピークはずれます。　Rを流れる電流とIb2はほんぼ同じ値。 * 過剰キャリア排出付近の各電流 振動は発生していず、まずQ2の過剰キャリアの排出がありそれが終わるころにQ1の過剰キャリアの排出があるのは diodeの時と同じであるが排出量は少ない。 * 過剰キャリア亜非出付近の各電流(拡大) さらに詳しく見ていくと過剰キャリアの排出が終わってもIe2がなかなか0にならないことが上図からわかる。　この時点で Ib2はほぼ0である。　Ie2の元は Q1のIb1でありこの低下が遅いことが原因となっているようだ。　diodeの回路の方はQ1の過剰キャリア排出の直後にIb1は0になる。　図からこの抵抗付加回路の場合もIb1はQ1の過剰キャリア排出後に急低下はしているもののQ2の過剰キャリアの排出の影響を受けて再度上昇してしまう区間がありこれがIb1、Ie2が中々0にならない原因を作っているようである。　すなわち交通整理が最後でうまくいっていない。 * Q2の飽和解除に要する時間 * R33ΩのVbc1、Vbc2 特性（飽和が解除されるまで） 白: Vbc2 水: Vbc1 赤* Vbe2 飽和開始から飽和終了までの期間が長い。　約3.2uS * KORG diode 付加のVbc1、Vbc2 特性（飽和が解除されるまで） 白: Vbc2 水: Vbc1 赤* Vbe2 飽和開始から飽和終了までの期間が短い。　約0.7u。 過剰キャリア排出完了と同時に飽和が終了する。 Q1、Q2の飽和が解除されるまで Q2の飽和の解除 * KORG diode 付加のVbc2と diode電圧の関係 白: Vbc2 黄: diodeの両端子電圧 上図のグラフのように diode電圧が急低下してから急復帰して図では0.8Vくらいになっています。　これを受けて Q2のVbc2は急にクロスするように Vbc2=0となりB-C間の順バイアスがとれて飽和を抜けています。 * Q1、Q2の Vbe、Vbcの相互関係 Q1のコレクタとQ2のベース間に diodeや抵抗を入れた場合、PUT ON直後から Q1の VbeとVbcの変化は全く同じになります。　これは一見不思議な反応ですがよく考えれば Vce=0なので当然です。　さらに Q2の Vbe2とVbc2の変化もほぼ同じになります。　これも Q2の Vceが0に近いのであれば当然の反応です。 さらにここがこの回路の最大の特徴ですがdiodeを挿入することにより diodeの両端子間電圧の変化がQ1のVbe1と同じ変化になります。　これはVbe = Vbcであり B-C間の PN接合とdiodeは直列接続されているので両端子間電圧変化が同じになるということです。　これは両者がPN接合であるから当然な反応でありこれが抵抗を挿入した場合との根本的な違いでしょう。 * 飽和をぬける為の各電圧変化の反応 diode電圧が急低下してさらに0V近くまで落ればこのタイミングでdiodeが実質OFF(*1)になり、Ic1は最小になります。　この時　Vce1はゼロですからVthが値を保持していないとつじつまが合いません。 Vth = Vbe2 + VcapでVcapは再充電が始まっていないので値を保持、Vbe2もまだ800mV程度は保持しています。 *1: グラフ上は300mVになっているが...。 この時 Q2の過剰キャリアの排出電流-Ib2が発生しますがdiodeがあるため、単純なPUTのように逆方向電流となってQ1のコレクタに流入できないので過剰キャリアはRに流れて Vthを保持するための電流となりVthを保持するしかけのようです。 過剰キャリアは有限なので排出されれば -Ib2はなくなります。　I*Rの電圧降下は無くなる方向で電位は動くので再度Diodeの両端子電圧は増加してRに電流を流しDiode側からの電流がVr電位を発生させます。とてもトリッキーな反応です。 この時Q2のB-E間抵抗は高くなっているのでDiodeを流れる電流はほぼRに流れこみます。　両電流の流れのクロスフェードというか交換は瞬時に行われここは真にSW動作です。　ここで Diode電圧の増加はVb2の低下をまねきVthの低下すなわちIc1が低下しているので直前のVthの値を保てない。 ゆえにVbe2が低下するとともにVb1すなわちVbe1も低下するのでQ2のVbcはベース電位が下がり、コレクタ電位が上がりVbc2=0で飽和をぬけます。 複雑な電流変化 Diode　OFF時はIc1が流れないのでIe1はすべてIb1となるがDiodeが再度ONするとIe1はほとんどがIc1となりIb1は急低下する。 またQ2のIb2も余剰キャリアの排出が終るのでほぼ0となる。　このためIc1= Irとなる。 Q2の余剰キャリアはRを通って - GND - Vcc - Q1のエミッタ、ベースを介してQ2のコレクタ - エミッタに戻る。　Q1のIb1はその流れを反映していることになりそれゆえ、過剰キャリアの電流ループが終る瞬間に Q1のIe1の電流方向がIb1すべてからIc1全て変わりDiodeを再活性化できる電流としてIc1が流れRの電位 Vrを生成する。 Diode電圧は増加するがIrはdiodeが再度ONする前のON時の電流よりは小さいのでVb2は低下しそれゆえIb2もほぼ0でVbe2低下、Q1のIb1も急低下してVbe1も低下しますが300mVくらいでおちつきCutOFFはせずQ1のVbc1も同様の値でQ1はまだ飽和をぬけません。 Cap.の再充電が開始される為にはQ2のOFFが決め手なのでQ1がOFFしない、飽和をぬけないのは再充電には影響がないのでしょう。　Q1の飽和の解除はもう少し先でVbc1<0になるとVThがVbc1に追従して急激に低下します。　この回路はA-K間がONすればQ1、Q2のC-E間がSWONで貫通状態になりますがA-K間がOFF状態でもQ2はOFFするがQ1は完全にOFFにはならない構造のSWであるという点。 上記グラフで興味深いのはDiodeOFFから再度ONになる区間でQ1のIbとIcの関係が正常hfeに近づくこと。　Q2に関しては-Ib2がまわりまわってIb1、Ic2になるのでループ方向が同じで変化が同じこととDiodeOFF区間がおわるとIb1が急低下して上記のようにQ1が正常化しかつ、Q2はIb2に加えてIc2も0に 近づきますがIc1がまだある程度の値(6mA程度)を保持しているのでVthは大きく結果Vbe2は300mV程度は保っていてCutoFFするのもっと後の Vthが Vth=Vcapにまで低下する位置。 * Q2の飽和の解除 * Q1、Q2、diodeの電圧変化（飽和解除時Q2のVbc=0) ・DiodeがOFFしている間はVdi=0.3V /　 Vbe2=0.7V / Vb2=7.2V / Vc2=6.5V / Vbc2=0.7V ・Diodeが再度ONするとVdi=0.7V /Vbe2=0.3V / Vb2=6.8V / Vc2=6.8V / Vbc2=0V * Q2が飽和をぬける為の各電圧変化の反応(詳細) * Q1の飽和の解除 * Q!が飽和をぬける付近の各電圧変化 Q2が飽和の解除をしてもQ1の方はなかなか飽和が終了せずQ1のIc1が6mA程度流れ Vthを保持しています。　Q2のエミッタ電位はVcapの値を反映しているのでcapacitor電圧の低下は Q2のVceにも反映しその変化を受けてQ2の Vbcが低下してはいきます。 * Q1のVbc1と　Vthの対応関係 Diodeが再度ONした後のVThの変化はQ1Vbc1の変化に追従しているの図。 diode 1個の追加による作用は複数におよびます。 　1: Q2の過剰キャリアの逆流阻止（電流の交通整理） 　2: Q2の過剰キャリアの強制排出（飽和の解消の促進） 　3: Q2のコレクタ電位のかさ上げ（飽和の解消の促進） 　4: Q2のベース電位の押し下げ（飽和の解消の促進） 複数の機能が diode 1個の集約されていて目的は飽和の早期解消となります。

* KORG VCO 実際の波形例 * DOWN SAW波 この時間レンジだと縦線は見えません。　それなりに高速と言うことでしょう。 * Vcapと Q2の Vth シミュレーションでは再充電開始まで0.6uSであるが実機では0.3uSとなっている。（Tr.は2SC1815/2SA1015) * VcapとVthのレベル関係 * diode電圧波形 diodeの電圧変化が早いのが再充電開始までがシミュより実機の方が早い原因か。 　電圧のピークはシミュレーションほどは大きくない。　過剰キャリア排出時はdiode電圧がはっきり0Vになっているのはシミュレーションよりも理論にそっており納得できるものです。 * Q1の Vbe1の変化 やはりオーバードライブによるVbeの値は大きいがシミュレーションほどは大きくない。 * Q2の Vbe2の変化 シミュレーションに比べてはるかに複雑な波形。　Q1 Vbe、diodeよりピークは低い。　波形の複雑さはdiode電圧変化を受けてのもの。 * 上記波形の発生源 <2021/12/26 rev0.19 > <2021/12/22 rev0.18 > 飽和解除時の間違い修正 <2018/10/10 rev0.16 > <2018/10/08 rev0.15 > <2017/09/18 rev0.14 >